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 Visual information plays an essential role in almost all areas of our life, hence 
making image processing a very important subject of research.  Image processing can 
be divided into digital image processing and analog image processing. Various 
applications including video surveillance, target recognition, and image enhancement 
requires digital image processing. In such applications, for functions like image 
filtering, image restoration, object tracking, template matching and many others, the 
spatial domain two-dimensional (2D) convolution plays a pivotal role. These 
functions are usually implemented in software previously but are slowly moving 
towards hardware for speed, as hardware allows pipelining and parallelism.  The 
main objective of this project is to develop an image processing algorithm, 2D 
convolution. This project starts with architecture definition, followed by design 
implementation, verification and burning the design on FPGA. At the architecture 
definition stage, two different datapaths architectures are explored, Barrel Shifter and 
Multiplier. Basic design specifications are set and then design implementation is 
pursued. Verilog HDL is used to code the design; Quartus II tool is used for 
compilation and synthesis. The functionality and timing of the design is then verified 
using Modelsim tool before bringing the design to FPGA and tested using Quartus 
II’s SignalTapII Logic Analyzer. Additionly, the design is further verified with real 
image pixels and compared the output pixels with that obtained from software 
(MATLAB). Altera Quartus II compilation report shows the 2D convolution design 
with Barrel Shifter can run at higher frequency compared to multiplier, and the 















 Maklumat visual memainkan peranan yang penting dalam hampir semua 
aspek kehidupan kita, dengan it menjadikan pemprosen subjeck yang sangat penting 
dalam penyelidikan imej. Pemprosesan imej boleh dibahagikan kepada pemprosesan 
imej digital and pemprosesan imej analog. Pelbagain aplikasi termasuk pengawasan 
video, pengiktirafan sasaran, dan peningkatan imej menggunakan teknologi 
pemprosesan imej digital. Dalam aplikasi yang disebutkan, untuk fungsi seperti 
penapisan imej, pemulihan imej, pengesanan objek, padanan dan lain-lain lagi, 
convolution dua-dimensi (2D) memainkan peranan yang amat penting. Fungsi-fungsi 
ini biasanya direalisasikan dalam perisian(software) sebelum ini, tetap kini 
perkakasan (hardware) menjadi alternatif yang popular untuk tujuan kelajuan, kerana 
parallelism dan pipelining boleh dieksploitasi apabila menggunakan perkakasan. 
Objektif utama projek ini adalah untuk membangunkan algoritma pemprosesan imej 
convolution dua-dimentsi(2D). Projek ini bermula dengan definisi seni bina, diikuti 
oleh pelaksanaa reka bentuk, pengesahan dan akhirnya projeck dibawa ke FPGA. Di 
peringkat definisi seni bina, dua datapath berbeza diterokai untuk direalisasikan, 
Barrel Shifter and Multiplier. Spesifikasi reka bentuk asas ditetapkan dan kemudian 
reka bentuk dilaksanakan. Verilog HDL digunakan untuk kod reka bentuk; perisian 
Quartus II untuk membantu kod and sintesis. Fungsi reka bentuk kemudian diuji 
menggunakan perisian Modelsim sebelum dibawa ke FPGA dan diuji menggunakan 
SignalTapII logik Analyzer daripada perisian Quartus II. Selain itu, reka bentuk 
disahkan dengan membandingkan piksel imej daripada simulasi dengan piksel imej 
sebenar yang diperolehi daripada perisian MATLAB. Laporan sintesis perisian 
Altera Quartus II membuktikan bahawa reka bentuk convoler dua-dimensi(2D) 
berasakan Barrel Shifter lebih pantas daripada Multiplier, dan reka bentuk dengan 
cip RAM diluar lebih pantas daripada rekabetuk dengan RAM terbenam di dalam.  
 
 
